The BAQ/Data Acquisition/Pulse Shape Analysis/FPGA Diary/７日目：I/Oの設定
もどる
I/Oポートの設定がいろいろできるらしい。
NET "J1<0>" LOC = "B4" | IOSTANDARD = LVTTL | PULLDOWN;
NET "J1<0>" LOC = "B4" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 6 ;
NET "J1<1>" LOC = "A4" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 6 ;
たとえば、上記のように設定する。
IOSTANDARDは出力の企画。LVTTLやらLVCMOS33やらを設定する。
この他、PCI、GTL、HSTL、SSTL2、LVDS、LVPECL、RSDSなどの規格にも対応しているらしい。
SLEWはSLOWかFAST。FASTの方が立ち上がりが早いらしい。SLOWの方が低ノイズ、低消費電力。
DRIVEは出力電流を設定する。SPARTAN-3Eでの可能な組み合わせは以下の通り。
入力ポートにする場合はPULLDOWNかPULLUPしておくべし。でないとOpen時に値が不安定になる。
ちなみに、LVTTL、LVCMOSでは信号の終端（ターミネート）は必要ないとユーザーガイドに書いてある。
TTL信号によってはカレントを流しすぎて？クロストークでとなりのインプットまでHighにしてしまうのもあるので、
使わっていないインプットは物理的にショート（または適当にターミネート）しておくのが吉のようだ。
| IOSTANDARD |
出力電流(mA) |
| 2 |
4 |
6 |
8 |
12 |
16 |
| LVTTL |
○ |
○ |
○ |
○ |
○ |
○ |
| LVCMOS33 |
○ |
○ |
○ |
○ |
○ |
○ |
| LVCMOS25 |
○ |
○ |
○ |
○ |
○ |
|
| LVCMOS18 |
○ |
○ |
○ |
○ |
|
|
| LVCMOS15 |
○ |
○ |
○ |
|
|
|
| LVCMOS12 |
○ |
|
|
|
|
|
Last Update: 2009/4/6
Hidetada Baba
baba ＠ rarfaxp.riken.jp