FPGA Lecture
for LUPO and GTO
# Vol. 1

2010, 31 August (revised 2013, 19 November)

H. Baba

Contents

- FPGAの概要
- LUPOの基本的な使い方
  - New Project
  - Read and Write
- 基本的なBehavioral VHDL simulation
- Firmwareのダウンロード

FPGAとは

▸ Field Programmable Gate Array

CLBと配線

CLB

LUT

In	Out
0 0 0 0	0
0 0 0 1	1
0 0 1 0	1
0 0 1 1	1
0 1 0 0	0
0 1 0 1	1
0 1 1 1	1
1 0 0 0	0

0
1
2
3

DFF

Clock

LUPOについて

▸ NIMはLVTTLに一回変換している
  ◦ NIM->LVTTL->FPGA
  ◦ FPGA->LVTTL->NIM
▸ LVDSはダイレクトに接続
  ◦ IOBを2.5Vにしているので、2.5V系しか使えない

8LED

4NIM IN

16 LVDS IO
32 LVTTL IO

4NIM OUT

VME Interface
(CPLD)

User FPGA
(Spartan 3E)

New Project for LUPO

▸ DeviceとDesign flowは以下のとおり

Select the device and design flow for the project

Property Name	Value
Product Category	All
Family	Spartan3E
Device	XC3S500E
Package	PQ208
Speed	-4
Top-Level Source Type	HDL
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISim (VHDL/Verilog)
Preferred Language	VHDL
Property Specification in Project File	Store all values
Manual Compile Order	☐
VHDL Source Analysis Standard	VHDL-93
Enable Message Filtering	☐

Design property for GTO

入出力の定義 (LUPO)

- LED : LED
- A : CAMAC/VMEアドレス
- CLOCK : 50MHz clock
- INIT : CAMAC Z/C, VME Init?
- IP : NIM Input 0-3
  - IP0 : GCLK接続のIP0
- OP : NIM Output 0-3
- LVDSn/LVDSp : LVDS IO 0-15
  - LVDS_CLKn/p : GCLK接続のLVDS
- RD : Data Read
- WR : Data Write
- RD_STRB : Read strobe
- WR_STRB : Write strobe

```vhdl
entity HOGE is
  port (
    LED        : out STD_LOGIC_VECTOR (7 downto 0);
--    LVDS_CLKn : in  STD_LOGIC;
--    LVDS_CLKp : in  STD_LOGIC;
--    LVDSn      : in  STD_LOGIC_VECTOR (15 downto 0);
--    LVDSp      : in  STD_LOGIC_VECTOR (15 downto 0);
--    LVDSn      : out STD_LOGIC_VECTOR (15 downto 0);
--    LVDSp      : out STD_LOGIC_VECTOR (15 downto 0);
    A          : in  STD_LOGIC_VECTOR (7 downto 0);
    CLOCK      : in  STD_LOGIC;
    INIT       : in  STD_LOGIC;
--    IP0        : in  STD_LOGIC;
    IP         : in  STD_LOGIC_VECTOR (3 downto 0);
--    UDI        : in  STD_LOGIC_VECTOR (3 downto 0);
--    UDO        : out STD_LOGIC_VECTOR (3 downto 0);
    IRQ        : out STD_LOGIC;
    OP         : out STD_LOGIC_VECTOR (3 downto 0);
    RD         : out STD_LOGIC_VECTOR (31 downto 0);
    WR         : in  STD_LOGIC_VECTOR (31 downto 0);
    RD_STRB    : in  STD_LOGIC;
    WR_STRB    : in  STD_LOGIC);
end HOGE;
```

制約ファイル(UCF)をコピー

- vlupo.ucf
- gto.ucf
- IO等の制約を書く

AssociationをImplementation
にしておかないとヒドイ目にあう

CAMAC/VMEを使わない場合は (LUPO)

▸ これで十分

vlupo.ucfを Edit Constraints(Text)で編集

```
entity HOGE is
  port (
    LED          : out STD_LOGIC_VECTOR (7 downto 0);
    CLOCK        : in  STD_LOGIC;
    IP           : in  STD_LOGIC_VECTOR (3 downto 0);
    OP           : out STD_LOGIC_VECTOR (3 downto 0));
end HOGE;
```

```
NET "CLOCK"   LOC = "P177" | IOSTANDARD = LVTTL ;
NET "IP[0]"   LOC = "P202" | IOSTANDARD = LVTTL ;
NET "IP[1]"   LOC = "P203" | IOSTANDARD = LVTTL ;
NET "IP[2]"   LOC = "P204" | IOSTANDARD = LVTTL ;
NET "IP[3]"   LOC = "P205" | IOSTANDARD = LVTTL ;
NET "IRQ"  LOC = "P64" | IOSTANDARD = LVCMOS25 ;
NET "LED[0]"  LOC = "P189" | IOSTANDARD = LVTTL ;
NET "LED[1]"  LOC = "P190" | IOSTANDARD = LVTTL ;
NET "LED[2]"  LOC = "P192" | IOSTANDARD = LVTTL ;
NET "LED[3]"  LOC = "P193" | IOSTANDARD = LVTTL ;
NET "LED[4]"  LOC = "P196" | IOSTANDARD = LVTTL ;
NET "LED[5]"  LOC = "P197" | IOSTANDARD = LVTTL ;
NET "LED[6]"  LOC = "P199" | IOSTANDARD = LVTTL ;
NET "LED[7]"  LOC = "P200" | IOSTANDARD = LVTTL ;
NET "OP[0]"   LOC = "P63" | IOSTANDARD = LVCMOS25 ;
NET "OP[1]"   LOC = "P62" | IOSTANDARD = LVCMOS25 ;
NET "OP[2]"   LOC = "P61" | IOSTANDARD = LVCMOS25 ;
NET "OP[3]"   LOC = "P60" | IOSTANDARD = LVCMOS25 ;
NET "CLOCK" TNM_NET = CLOCK;
TIMESPEC "TS_CLOCK" = PERIOD "CLOCK" 20 ns HIGH 50 %;
```

UCFに書いてあるNETは
entityに書いておかないとエラー

簡単に書くと (LUPO)

▸ こんな感じ。

```
architecture Behavioral of HOGE is

begin

OP(0) <= IP(0) and IP(1);
OP(1) <= IP(2) or IP(3);
OP(2) <= IP(0) and not IP(1);
OP(3) <= CLOCK;
LED(3 downto 0) <= IP(3 downto 0);
LED(7 downto 4) <= (others => '1');
```

```
architecture Behavioral of HOGE is

signal a, b, c : std_logic;

begin

a <= IP(0) and IP(1);
b <= IP(2) or IP(3);
c <= a and not b;

OP(0) <= a;
OP(1) <= b;
OP(2) <= c;
OP(3) <= CLOCK;
LED(3 downto 0) <= IP(3 downto 0);
LED(7 downto 4) <= (others => '1');
```

Synthesize -> Implement Design まで通ればたいていOK

同期回路を作る場合

▸ if, elseを使うときは使うsignalに対しすべて明示的に値を入れておくのが吉
  ◦ Warningで確認すべし

非同期的な回路
で作られる

```
process(IP(0), IP(1))
begin
  if(IP(0) = '1') then
    d <= '0';
    e <= '1';
  elsif(IP(1) = '1') then
    d <= '1';
    e <= '0';
--  else
--    d <= '0';
--    e <= '0';
  end if;
end process;
```

この場合はちゃんとelseの部分で明示的に値を代入してあげること

xst ⚠ Xst:737 – Found 1-bit latch for signal <d>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.

こういうのは大丈夫な場合が多い

▸ event同期にしてあげると、DFFを使ってくれるので期待通りに値が保持される

Clockのタイミングでしか値が変化しない

```
signal d, e : std_logic := '0';

begin

  process(CLOCK)
  begin
    if(CLOCK'event and CLOCK='1') then
      if(IP(0) = '1') then
        d <= '1';
        e <= '1';
      else
        d <= '0';
--         e <= '0';
      end if;
    end if;
  end process;
```

基本的にすべての行は同時に動作する

```
OP(0) <= d;
OP(1) <= e;
OP(2) <= '0';
OP(3) <= '0';

  process(CLOCK)
  begin
    if(CLOCK'event and CLOCK='1') then
      if(IP(0) = '1') then
        d <= '1';
        e <= d;
      else
        d <= '0';
        e <= d;
      end if;
    end if;
  end process;
```

ループ回路は注意

▶ 回路図的には以下でLatchが作れるが・・・

`a <= IP(0) or a;`

Xst:2170 - Unit HOGE : the following signal(s) form a combinatorial loop:

▶ Combinational loopがあるよと言われる
  ○ パルス幅、伝達経路delay、ジッタ等々でうまくいかないこと多し

明示的にDFFを使うと安心

▸ process文でeventを使うと基本的に
DFFにしてくれる

▸ 回路要素としてFDCE(=DFF)を使うと
期待通りの動作をしてくれるでしょう

```
COMPONENT FDCE
  generic (INIT : bit := '1');
  PORT(
    Q    : OUT std_logic;
    C    : IN std_logic;
    CE   : IN std_logic;
    CLR  : IN std_logic;
    D    : IN std_logic);
  END COMPONENT;

signal a : std_logic;

begin

--a <= IP(0) or a;
FDCEINST: FDCE
  generic map(
    INIT => '0')
  PORT MAP(
    Q    => a,
    C    => IP(0),
    CE   => '1',
    CLR => '0',
    D    => '1'
  );

OP(0)  <= a;
```

VME/CAMACバスとのやりとり(Read for LUPO)

▸ RD_STRBが'1'の時にRDにデータを保持しておく

VME/CAMACバスとのやりとり (for LUPO)

▸ WE_STRBが'1'から'0'に遷移したタイミングでWDから
  データを取り込む

実際に値を読み出す場合 (LUPO)

- whenでVME Address (CAMAC AF) を場合分け
- RD_STRB='1'の間だけRDに値を保持しておけばよい
  - RD <= val;
- それ以外はRDは切り離しておく
  - RD <= (others => 'z');

elsif (WR_STRB = '1') then

```vhdl
process(WR_STRB)
begin
if(WR_STRB'event and WR_STRB='0') then
  if(set = '1') then
    val <= WR;
  end if;
end if;
end process;

process(INIT, RD_STRB, WR_STRB)
begin
if(INIT = '1') then
  RD <= (others => 'Z');
  set <= '0';
elsif(RD_STRB = '1') then
  set <= '0';
  case A is
    when x"00" => RD <= val;
    when others => RD <= (others => '0');
  end case;
elsif(WR_STRB'event and WR_STRB = '1') then
  RD <= (others => 'Z');
  case A is
    when x"00" => set <= '1';
    when others => set <= '0';
  end case;
else
  RD <= (others => 'Z');
  set <= set;
end if;
end process;
```

実際に値を書き込む場合 (LUPO)

1. WR_STRB='1'の時にフラグを立てておく
   - set <= '1';

2. WR_STRB'event and WR_STRB='0'の時にフラグが立っていれば値を代入する
   - val <= WR;

3. WR_STRB='0'になった時でもsetの値は保持しておく
   - set <= set;

setがDFFのCE (clock enable)に接続される

elsif (WR_STRB = '1') then

```vhdl
process(WR_STRB)
begin
if(WR_STRB'event and WR_STRB='0') then
  if(set = '1') then
    val <= WR;
  end if;
end if;
end process;
```

```vhdl
process(INIT, RD_STRB, WR_STRB)
begin
if(INIT = '1') then
  RD <= (others => 'Z');
  set <= '0';
elsif(RD_STRB = '1') then
  set <= '0';
  case A is
    when x"00" => RD <= val;
    when others => RD <= (others => '0');
  end case;
elsif(WR_STRB'event and WR_STRB = '1') then
  RD <= (others => 'Z');
  case A is
    when x"00" => set <= '1';
    when others => set <= '0';
  end case;
else
  RD <= (others => 'Z');
  set <= set;
end if;
end process;
```

fde_1

WR — D
set — CE
WR_STRB — C
Q — val

val_3

スケーラ(カウンタ)を作る

▶ eventを使って同期回路を作ればよい
  ◦ cnt <= cnt + 1

▶ データを読み出したい場合はRD_STRB時に値をラッチしてあげないと時々不正な値を返す
  ◦ 読み出し中にcntの値が変わるとアウト
  ◦ 各ビット間で必ずskew(～20ps)がある

```vhdl
entity SCRWORK is
    Port ( c : in  STD_LOGIC;
           rst : in  STD_LOGIC;
           q : out  STD_LOGIC_VECTOR (3 downto 0));
end SCRWORK;

architecture Behavioral of SCRWORK is

signal cnt : std_logic_vector(3 downto 0) := "0000";

begin

q <= cnt;

  process(rst, c)
  begin
    if(rst = '1') then
      cnt <= (others => '0');
    elsif(c'event and c='1') then
      cnt <= cnt + 1;
    end if;
  end process;

end Behavioral;
```

スケーラ（カウンタ）値をラッチする

▸ 読み出し用のvectorを
  作ってあげる

```
elsif(c'event and c='1') then
  cnt <= cnt + 1;
  if(f = '0') then
    iq <= cnt + 1;
  else
    iq <= iq;
  end if;
end if;
```

iq <= cnt;　ではない。
こうすると　cnt - 1　を
読み出すことになる。

```
entity SCRWORK is
    Port ( c : in  STD_LOGIC;
           f : in  STD_LOGIC;
           rst : in  STD_LOGIC;
           q : out  STD_LOGIC_VECTOR (31 downto 0));
end SCRWORK;

architecture Behavioral of SCRWORK is

signal cnt : std_logic_vector(31 downto 0) := x"00000000";
signal iq : std_logic_vector(31 downto 0) := x"00000000";

begin

q <= iq;

  process(rst, c)
  begin
    if(rst = '1') then
      cnt <= (others => '0');
      iq <= (others => '0');
    elsif(c'event and c='1') then
      cnt <= cnt + 1;
      if(f = '0') then
        iq <= cnt + 1;
      else
        iq <= iq;
      end if;
    end if;
  end process;

end Behavioral;
```

使うライブラリを書いておく

▸ library IEEE;

▸ use IEEE.STD_LOGIC_1164.ALL;

▸ use IEEE.STD_LOGIC_ARITH.ALL;

▸ use IEEE.STD_LOGIC_UNSIGNED.ALL;
　○ これらARITH等が無いと cnt <= cnt + 1 等ができない

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
```

ちなみにFDCE等組み込みライブラリを使ったものをシミュレーションする場合は下記のようにコメントアウトしておく

```
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
library UNISIM;
use UNISIM.VComponents.all;
```

シミュレーションする

‣ テストベンチをつくる

初期値を設定

```
   --Inputs
   signal clk : std_logic := '0';
   signal start : std_logic := '0';
   signal level : std_logic := '0';
--   signal width : std_logic_vector(15 downto 0) := (others => '0');
   signal width : std_logic_vector(15 downto 0) := x"000a";

  --Outputs
   signal q : std_logic;

   -- Clock period definitions
--   constant clk_period : time := 10 ns;
   constant clk_period : time := 20 ns;
```

Implementation
Simulation
切り替え

Design

View: ○ Implementation ◉ Simulation

Behavioral

Hierarchy

VLUPODAQMaster
xc3s500e-4pq208
  VLUPODAQMaster – Behavioral (VLUPODAQMa
  opregtest – behavior (opregtest.vhd)
    uut – OPREG – Behavioral (OPREG.vhd)

こんな感じで書く

▸ clock部分は自動的に生成してくれる

▸ wait for 100ns; で100ns時間を進める

ISimの画面

全体を表示

1ステップ進める

LUPO/GTOにダウンロードする

▸ Generate Programming File
  ◦ bitファイルができる

▸ Configure Target Device
  ◦ iMPACTを起動
  ◦ bitファイルからFlash memory用のファイルを作る
  ◦ FPGAに書き込む

まずはPROM ＝ Flash Memory用ファイル

PROM用ファイル設定

PROMファイルを作る

ウィザード形式で
1. デバイスを追加するか聞かれるのでYes
2. bitファイルを選ぶ
3. さらに用意するか聞かれるのでNo

ここをダブルクリックでファイルができる
MCSという拡張子

Download firmware

やらかした例 conv_std_logic_vector

- 5000000という数字を24bitのベクターに変換したい。
- conv_std_logic_vector(5000000, 24)
  - 正しい。
- conv_std_logic_vector(24, 5000000)
  - 24という数字を5000000bitのvectorに変換しようとする。
  - Synthesizeがいっこうに終わらなくなる・・・（いつかは終わる）

downto（降順）と to（昇順）

- signal a : std_logic_vector(3 downto 0) := "3210"
  - vectorを使う時はdowntoが一般的
  - bitで初期値を書く時は一番右が0bit目なのが馴染み
- type ARINT is array(3 downto 0) of integer;
  - constant b : ARINT := (0,1,2,3);
  - b(0)=3, b(1)=2, b(2)=1,b(3)=0 になるので注意
- type ARINT is array(0 to 3) of integer;
  - constant b : ARINT := (0,1,2,3);
  - b(0)=0, b(1)=1, b(2)=2,b(3)=3
  - 習慣の問題ですが・・・arrayの時はtoの方が馴染みやすい

black boxと言われる場合

▸ attribute box_type : string;

▸ attribute box_type of FDCE : component is "black_box";

▸ と書いておけばWarningが出なくなる

```
COMPONENT FDCE
generic (INIT : bit := '1');
PORT(
   Q   : OUT std_logic;
   C   : IN std_logic;
   CE  : IN std_logic;
   CLR : IN std_logic;
   D   : IN std_logic);
END COMPONENT;

attribute box_type : string;
attribute box_type of FDCE : component is "black_box";
```

▸ または、Xilinx標準のライブラリを使う場合はCOMPONENTの宣言をせずに、下記をコメントアウトするだけでもよい

```
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
library UNISIM;
use UNISIM.VComponents.all;
```

LVDSを使う

▶ IBUFDS　　入力


```vhdl
component IBUFDS
  port (
    O  : out STD_LOGIC;
    I  : in  STD_LOGIC;
    IB : in  STD_LOGIC);
end component;
```

```vhdl
LVDSIN_MAPgene : for i in 0 to 15 generate
LVDSIN_MAP : IBUFDS
  port map (
    O  => LVDSio(i),
    I  => LVDSp(i),
    IB => LVDSn(i));
end generate;
```

◦ 入力の場合はUCFファイルの
  DIFF_TERMをTRUEにしておく
◦ これでターミネータが入る

```
INST "LVDSn*" DIFF_TERM = "TRUE";
INST "LVDSp*" DIFF_TERM = "TRUE";
```

▶ OBUFDS　　出力


```vhdl
component OBUFDS
  port (
    I  : in  STD_LOGIC;
    O  : out STD_LOGIC;
    OB : out STD_LOGIC);
end component;
```

```vhdl
LVDSOUT_MAPgene : for i in 0 to 15 generate
LVDSOUT_MAP : OBUFDS
  port map (
    I  => LVDSio(i),
    O  => LVDSp(i),
    OB => LVDSn(i));
end generate;
```

```vhdl
signal LVDSio  : std_logic_vector(15 downto 0);
```

GCLKとBUFG

▸ GCLKにアサインされているものはClock（配線時にSkew, Delayが少ない）として使える
  ◦ IP0とLVDSClockp/n
▸ それ以外でClock（多数の回路のClockとなるもの）として使いたい場合はBUFGにつなげる
  ◦ Place & Route時に必要に応じて自動でつなげてくれる
  ◦ UCFで以下の記述が必要

```
NET "WR_STRB" CLOCK_DEDICATED_ROUTE = FALSE;
```

▸ 回路規模が大きくなってきたらPlace & Route Reportは要チェック
  ◦ BUFGMUXではなくLocalになっていて、Skewが大きい場合はPlanAheadを使って配線調整

Clock Net	Resource	Locked	Fanout	Net Skew(ns)	Max Delay(ns)
IP_2_IBUF	BUFGMUX_X1Y1	No	32	0.023	0.168
div1kmap/iq	BUFGMUX_X2Y0	No	32	0.017	0.165
trg	BUFGMUX_X2Y1	No	48	0.043	0.165
CLOCK_BUFGP	BUFGMUX_X2Y11	No	180	0.086	0.203
div10kmap/iq	BUFGMUX_X1Y0	No	32	0.019	0.164
IP_1_IBUF	BUFGMUX_X1Y11	No	32	0.018	0.168
rawtrg	BUFGMUX_X3Y8	No	33	0.033	0.092
IP_3_IBUF	BUFGMUX_X0Y8	No	32	0.021	0.113
div10mmap/iq	BUFGMUX_X3Y4	No	32	0.013	0.085
IP_0_IBUF	BUFGMUX_X1Y10	No	32	0.018	0.168
wrstrbg	BUFGMUX_X3Y9	No	76	0.063	0.122
Inst_TRGVETO/q1	Local		5	0.000	1.744